在Vivado SDK进行软件设计的时候，如调用math.h函数的时候出现 undefined reference to ‘sqrt’。出现原因及解决方法。...

PL和PS的高效交互是ZYNQ 7000 soc 开发的重中之重。PS和PL进行小批量的数据交换，可以通过BRAM模块，也就是Block RAM实现。PL端大量数据实时送到PS进行处理，或将PS端处理结果实时送到PL端处...

FPGA新手，学习时使用的是PS和PL分别配置晶振的开发板，实际项目中使用的只有PS配晶振的核心板。测试外围电路并不需要很复杂的程序，不需要PS加载系统，修改流水灯程序IO口输出即可。经过...

由于在FPGA开发过程中，多人合作时可能遇到有人使用verilog hdl，有人遇到VHDL的情况，这就涉及到了verilog hdl与VHDL的相互调用。...

在做项目/工程的时候，我们经常要用到比较多的按键，而且 IO 资源紧张，于是我们就想方设法地在别的模块中节省 IO 口，好不容易挤出一两个 IO 口，却发现仍然不够用，实在没办法了...