





ZYNQ7000系列 DDR读取正确性

使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器,对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。这三种交互信息...
阅读全文>>[硬件]作者:haden点击:616好评:4
2019-08-21
ZYNQ7000系列 使用math.h函数方法

在Vivado SDK进行软件设计的时候,如调用math.h函数的时候出现 undefined reference to ‘sqrt’。出现原因及解决方法。...
阅读全文>>[硬件]作者:haden点击:350好评:4
2019-06-15
ZYNQ7000系列 PS读写DDR数据

PL和PS的高效交互是ZYNQ 7000 soc 开发的重中之重。PS和PL进行小批量的数据交换,可以通过BRAM模块,也就是Block RAM实现。PL端大量数据实时送到PS进行处理,或将PS端处理结果实时送到PL端处...
阅读全文>>[硬件]作者:haden点击:710好评:2
2019-06-12
ZYNQ7000系列 PS给PL时钟点亮LED

FPGA新手,学习时使用的是PS和PL分别配置晶振的开发板,实际项目中使用的只有PS配晶振的核心板。测试外围电路并不需要很复杂的程序,不需要PS加载系统,修改流水灯程序IO口输出即可。经过...
阅读全文>>[硬件]作者:haden点击:663好评:10
2019-05-23
Verilog和VHDL混合仿真

由于在FPGA开发过程中,多人合作时可能遇到有人使用verilog hdl,有人遇到VHDL的情况,这就涉及到了verilog hdl与VHDL的相互调用。...
阅读全文>>[硬件]作者:haden点击:474好评:2
2019-05-07